JP 62-122275 303.356us1

2/9/1
DIALOG(R) File 347: JAPIO
(c) 2000 JPO & JAPIO. All rts. reserv.
02205375 **Image available**

MIS TYPE SEMICONDUCTOR DEVICE

PUB. NO.: 62 -122275 [JP 62122275 A]

PUBLISHED: June 03, 1987 (19870603)

INVENTOR(s): YAMAMOTO HIDEKAZU

ASAI SOTOHISA IWADE SHUHEI YUYA NAOKI

APPLICANT(s): MITSUBISHI ELECTRIC CORP [000601] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 60-262749 [JP 85262749]

FILED: November 22, 1985 (19851122)
INTL CLASS: [4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(BLECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS);
R098 (BLECTRONIC MATERIALS -- Charge Transfer Elements, CCD &

BBD)

JOURNAL: Section: E, Section No. 554, Vol. 11, No. 341, Pg. 141,

November 07, 1987 (19871107)

ABSTRACT

PURPOSE: To eliminate the effect of an interface level and to obtain a highly reliable semiconductor device, by changing the composition of amorphous semiconductors, and providing the minimum value of a forbidden band at a part inner than the interface between an insulating film and the semiconductor.

CONSTITUTION: On an insulating substrate 5, a gate electrode 6 is formed. A gate insulating film 1, amorphous semiconductors, e.g., amorphous silicon carbide layers 2 and 4, and an amorphous silicon layer 3 are formed in the same film growing tank. Thereafter, source and drain electrodes 7 and 8 are formed. By forming the amorphous semiconductors having the different forbidden bands at the interface between the insulating film and the semiconductors, a potential well is formed. Since carrier charge is present in this well, the effect of the interface level is not received. In the MIS type FET having such a structure, a current path is formed as shown by an arrow, and the effect of the interface level is not exerted, too.

e¢.

爾日本園特許庁(JP)

卯特許出願公開

@ 公開特許公報(A)

昭62-122275

@Int,CI.4

J

體別記号

厅内整理香号

❷公酬 昭和62年(1987)6月3日

H 01 L 29/78 27/12 8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称 MIS型半導体装置

到特 腰 昭60-262749

经出 服 昭60(1985)11月22日

砂発 明 者 山 本 秀 和 伊丹市環原 4 丁目 1 番地 三菱電機株式会社エル・エス・ アイ研究所内

砂発 明 者 浅 井 外 壽 伊丹市瑞原4丁目1番地 三**医電視株式会社エル・エス・** アイ研究所内

砂発 明 堵 岩 出 秀 平 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ アイ研究所内

の発明 者 油 谷 直 数 伊丹市場原4丁目1番地 三菱電機株式会社エル・エス・ アイ研究所内

⑪出 顧 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

如代 理 人 弁理士 大岩 增雄 外2名

羽 知 形

1. 発明の名称

MIS型半導体整體

2. 修許額求の質距

- (1) 弁別投半導体とゲート地級膜とゲート増殖からなるMIS型半導体製製において、簡配非品質半導体の組成を変化させ地操膜ー半導体界面より内部に緊視性報の場小値をもたせたことを特徴とするMIS型半導体装置。
- (2) 非晶質半導体が3度からなり、中央層の類 観形幅が延小であることを特徴とする特許額求の 範囲訊(1)項記録のMIS悪単導体装置。
- 3. 発明の詳細な説明

[産業上の利用分野]

との処明は、既体強性累子のスイッテング素子や、液晶ディスプレイの駆励素子に用いられる非命質半導体を用いたMIS型半導体装置に関するものである。

(従来の資源)

第3回はエレチトロニクス レーラス(Electronies Letters)

vol. : B (1982) P 5 9 9 に示された従来の非品質半導体を用いたM I S型を B T の断面限であり、固において、1 はゲート地雑銭、3 は非品質シリコン、5 は船線基板、6 はティネルを制制するゲート電極、7。8 は電流を取り出すソース、ドレイン電極である。

次に参作について説明する。ドレイン関係目か 5、ソース関係了に連する場流道路を矢印で示し である。電流は非晶質レリコン3中を一度総方向 に通り、ゲート地域試1の界面に進する。その後、 電流は他様装一半導体の界面に形成されたチャネ ルを通りソース部に建し、再び破方向に流れ、ソ ース関係フより外路に取り出される。

【発明が解決しようとする両端点】

世頃のMIS型半導体装置は以上のように持成され、動作しているので、界面単位の影響を強く 受け、アレイン電磁が長時間にわたり減少型の『 リットを示す等の開路点があった。

との発制は、上記のような問題点を解消するためになされたもので、チャネル機域を絶縁原一半

特開昭62-122275 (2)

終体界面から遠ざけ、界面単位の単値をなくする とができる非晶質半導体を用いたMIS型半導体 装置を得るととを目的とする。

【問題点を解決するための季酸】

この独明に係る非晶型半導体を用いたMIS型半導体整理は、非晶型半導体の組成を変化させ、 拍機能一半導体浮頭より内部に凝倒性幅の最小値 をもたせたものである。

(作用)

との発明においては、非属質半準体の類別帯構の変化により、絶疑膜ー半導体評価から離れたところにポテンシャルの井戸が形成される。キャリア地帯は、この部分に存在するため、罪頭単位の影響を受けないようにする。

(突絡與)

第1周はその范明の一英族例である非晶質半導体を用いたMIS度ドミアの転荷型であり、第2 図はその発明における特徴的なパンド数である。

別1 図において、1 はゲート絶縁数、2 , 4 は 非然質半導体、例えば非晶質炭化シリコンであり、

3は非品質シリコンである。結構が板を上にケート電板6を形成し、ゲート総線膜1、非品質半導体すなわら非品質炭化シリコン2、4 および非品質シリコン3を同一の成績権内で扱訊した後、ソース、ドレイン電板7、8を形成する。

第2回に示したように、 総経酸ー半導体界面に 類似体質の異なるアモルファス半導体を形成する ことにより、ポテンシャルの非円が形成される。 するとキャリア電視は、 この井戸に存在するため、 界面単位の影響を受けないようになる。

このような構造をもつが15型ドロTにおいては、電流通路は第1階の矢印のでとくなり、やはり界 簡単位の影響を受けないようになる。なお、第2 関で、Bs は伝導性、Es は低電子性、Rs はフェルミンベルを示す。

なお、上記実施例では、非品質半等体として非 品質技化シリコンおよび非晶質シリコンを用いた ものを示したが、値側帯幅の大きな半導体に非品 質量化シリコン、無観帯幅の小さな半端体に非品 質シリコンゲルマニウム、非品質シリコンスズを

用いてもよい。さらに鎮信者<mark>格の変化は、</mark>象層的なものではなく、連続的なものでもよい。

また上記支援機ではゲート電極らとソース管極 7、ドレイン電應日が指揮競ー半導体界面をはさ ひスクが電振機道のMIS型ドETの場合につい で説明したが、ゲートは極易とソース電腦7、ド レイン電腦日が、同じ個にあるコプレーデ電機構 却のMIS型ドETやCCD等の他のMIS型半 評体装置であってもよく、上記実施例と阿様の効果を美する。

[発明の効果]

この類明は以上説明したとおり、MIS構造や が制形幅の異なる非品質半導体で珍ぱし類明帯幅 の最小値が聴程膜ー半導体界面より内部にもたせ たので、界磁準位の影響をなくすととができ、信 関性の斉い半導体装置が得られる効果がある。

4.盤面の簡単な説明

第1回はこの発明の一気板側によるMIS型を ででを示す場面図、第2回はその発明における特 級的なパンド図、第3回は従来のプモルファス半 準体MIS型でETを示す断面関である。


図において、1 はゲート物種膜、2,4 は景間 桁幅の大きな非晶質半導体、3 は無関帯幅の小さ な卵晶質シリコンである。


なお、各陸中の両一符号は同一または相当部分 を示す。

代理人 大 岩 增 唯 (外 8 名)

15開昭62-122275 (3)

第 2 図





正 青(日孫) 61 7 年 月 昭和

特許庁長官職

蓝

1. 単件の表示

特額取 80-242748サ

2. 発明の名称

MIS源水拉伊茶路

3、補正をする者

内静出视析 事件との関係

住 所

東京都千代田区丸の内二丁目2番3号

(601)三菱穹径株式会社

代查者 忠 桩 守 哉


4.代 理


住 所

東京部千代田区九の内二丁目2番3年

三菱電優株式会社內

氏 名





5 . 稲正の対象

明越春の発明の詳細な説明の個

- 8.瀬正の内容
- (i) 明和 第1点20行の「レータズ」を、「 レターズ」と無正する。
- (2) 同じく部2貧10行の「ゲート絶縁段」の 外面」を、「ゲート絶縁段」との界面」と概正す
- (3) 同じく扱う買14行の「受けないようにする。」を、「受けないようになる。」と補正する。
- (4) 同じく部ち買14行の「扇少値が」を、「 最少値を」と精正する。

₩ Ł